PAT-NO:

JP401310987A

DOCUMENT-IDENTIFIER: JP 01310987 A

TITLE:

RECORDING APPARATUS

**PUBN-DATE**:

December 15, 1989

**INVENTOR-INFORMATION:** 

NAME

NOAKI, HIROAKI

ASSIGNEE-INFORMATION:

NAME

**COUNTRY** 

**CANON INC** 

N/A

APPL-NO:

JP63139454

APPL-DATE:

June 8, 1988

INT-CL (IPC): **B41J032/00**, **B41J035/28** 

US-CL-CURRENT: 400/207

## ABSTRACT:

PURPOSE: To prevent the lateral running of a copy product by a method wherein key data and coded predetermined data are read from the ink ribbon cassette mounted on the main body of a recording apparatus to be decoded and it is judged whether the cassette is an imitation, from the constitution of the decoded data and predetermined processing is performed corresponding to the judge result.

CONSTITUTION: A memory 2 and a serial/parallel converter (S/P converter) 3 are provided to an ink ribbon cassette 1. A microprocessor 6 reads the bit arrangement data stored n the predetermined address of the memory 2 through an

interface circuit 8. Next, the memory <u>data</u> of the memory 2 <u>coded</u> and made parallel by the S/P converter 3 is successively read. Subsequently, corresponding to the previously read bit arrangement <u>data</u>, the order of the bit arrangement of the inputted <u>coded data</u> is rearranged to the original order to decode <u>data</u>. Next, it is investigated whether the constitution of the decoded data is proper. When the constitution of the decoded data is improper, display to the effect that the use of the <u>cassette</u> is prohibited is performed on a display device 9 and, thereafter, recording operation is prohibited.

COPYRIGHT: (C)1989,JPO&Japio

# ⑫ 公 開 特 許 公 報 (A) 平1-310987

東京都大田区下丸子3丁目30番2号

®Int. Cl.⁴

識別記号

庁内整理番号

@公開 平成1年(1989)12月15日

B 41 J 32/00 35/28 Z-7339-2C 7339-2C

審査請求 未請求 請求項の数 1 (全7頁)

❷発明の名称 記録装置

②特 願 昭63-139454

②出 願 昭63(1988)6月8日

**@発明者 野秋 裕昭** 

東京都大田区下丸子3丁目30番2号 キャノン株式会社内

⑪出 願 人 キャノン株式会社

19代理人 弁理士加藤 卓

**御** 

1. 発明の名称

記錄裝置

2. 特許請求の範囲

1)はいいでは、 はいのでは、 はいのでは、

3. 発明の詳細な説明

[産業上の利用分野]

本発明は記録装置に関し、特にインクリポンカセットを用いて記録を行なう記録装置に関するものである。

[従来の技術]

ルに巻き取られるようになっている。

# [発明が解決しようとする課題]

そこで本発明の課題はインクリボンカセットの コピー製品の横行を防止できるように構成した記 録装置を提供することにある。

### [課題を解決するための手段]

上記の課題を解決するため本発明によれば、 インクリポンカセットを用いて記録を行なう記録装

### [作用]

このような構成によれば上記復号データの構成によりカセットが模造品か否かを判定でき、その判定結果に応じて所定処理、例えば記録動作の許可または禁止を行なうことにより、模造品のカセットの使用を禁止できる。暗号化手段のコピーを困難で多大の費用がかかるものとし、さらに暗

号化手段の構成をカセットの製造ロット毎などに 変更することにより、カセットのコピーを割りの 合わないものとし、抑止することができる。

#### 「寒旅例]

以下添付した図を参照して本発明の実施例の詳細を説明する。

#### 第1 実施例

第1図は本発明の第1実施例による記録装置の 制御系の構成を示している。

第1図において符号1は記録に使用されるインクリポンカセット(以下カセットと略す)である。カセット1には、従来と同様の構成に加えてカセットのコピーを防止するために、メモリ2とシリアル/バラレル変換器(以下S/P変換器と略す)3が設けられている。

メモリ 2 は R O M として 構成される。 メモリ 2 には 例えばこのカセット 1 の 使用を許可すべきか禁止すべきかを 識別するための情報が 格納される。 例えば カセット 1 のメーカーコード や 製造ロットナンバーのコード、カセット 1 による記録

品質を保証できる有効期限を示すデータ、およのカセット1を専用に使用可能な記録装置の概
種のデータなどが格納される。但しょそり2の記録情報はこれらに限るものではなく、カセット1の使用すべきか否かを識別するための情報にありのではない。なおよそり2は記憶データをシリアル出力するものとして構成されている。

なお S / P 変換器 3 の上記ビット配列の順序を示すデータがメモリ 2 の例えば先頭アドレスなど

の所定アドレスに記憶されるものとする。この データは後述のように上記のビット配列の順序に より暗号化されたデータを元のデータに復号化す るためのキー情報データとして用いられる。

一方、第1図において符号4は記録装置本体であり、同本体4には記録装置全体を制御するマイクロコンピュータ5が設けられている。マイクロコンピュータ5は制御の主体となるマイクロブロセッサ6、ROM郎とRAM耶を有するメモリ7およびマイクロブロセッサ6の入出力信号を処理するインターフェース回路8から構成される。

メモリ 7 の R O M 郎 にはマイク ロブロセッサ 6 の制御ブログラムと制御に必要な各種データが格納される。 またメモリ 7 の R A M 郎 は記録データの一時的な格納およびマイクロブロセッサ 6 のワーキングエリアなどとして用いられる。

上記機成からなるマイクロコンピュータ5には 各種表示を行なう表示器9が接続される。またこの他にマイクロコンピュータ5には記録装置の操作入力を行なうための操作入力部、記録装置の各 駆動機構の制御系および各種センサ群が接続されるが、これらの図示と説明は省略する。

なお上記構成においてカセット1を記録装置本 体4に装着した状態において、不図示のコネクタ を介してカセット1のメモリ2およびS/P変換 器 3 とマイクロコンピュータ 5 のインターフェー ス回路 B との間の信号線 1 0 a ~ 1 0 d が接続さ れるようになっている。信号線10a,10bを 介してマイクロコンピュータ 5 のマイクロプロ セッサ6がメモリ2の記憶データを読み取るため の創御信号とアドレスデータ信号がメモリ2に入 力されるようになっている。またS/P変換器3 によりバラレルにされかつ暗号化されたメモリ2 の記憶データは信号線10cを介してマイクロコ ンピュータ5に入力される。但し先述したビッ ト配列の順序を示すビット配列データは信号線 10dを介してメモリ2から直接シリアルのまま マイクロコンピュータ5に入力されるようになっ ている.

以上のような構成のもとに先述したカセットの

マイクロブロセッサ6はまず第2図のステップ Siにおいて、インターフェース回路8を介して 先述したメモリ2の所定アドレスに記憶された ピット配列データを読み取る。

つぎにステップ S 2 において S / P 変換器 3 により バラレルにされ暗号化されたメモリ 2 の記憶データを順次読み取る。

つぎにステップ S 3 で先に読み取ったビット配列データの情報に応じてステップ S 2 で入力した暗号化データのビット配列の順序を元の順序に並べ換え、元のデータに復号化する。なおここでメ

モリ2の記憶データの構成は所定の特徴をもった ものとする。

つぎにステップS4では復号したデータの構成について上記の特徴を有した適正なものか否か、 すなわちデータがでたらめなものか否かを調べ

ここでコピー製品のカセットのS/P変換器が 単にS/P変換を行なうもので本実施例のS/P 変換器3の出力データピンの内部配線まで正確に コピーしていないものとすれば、ピット配列の順 序が異なるため復号データの構成はでたらめなも のとなる。

そこでステップS4で復号データの構成が不適 正ででたらめな場合はカセットがコピー製品であると判定し、ステップS7で表示器9にカセット の使用を禁止する旨の表示を行なわせた後、ステップS8で記録動作の禁止を決定し、処理を終 アする。

一方、復号データの構成が適正であった場合に はステップS5において復号データの内容の情報 によりかせって、 の使用を許可すべきかかりの使用を許可すべる。例えば前述したカーはではようにはメーカのではようにはないのではないのではないのではないのでは、 を中かりにはないののでは、 を中がたいる記録をしている記録をしている記録をしてできる。のでは、 を保証できる方が、 を保証できるは、 のでは、 ので

## 第2英施例

つぎに第3図は本発明の第2実施例による記録 装置の制御系の構成を示している。同図中において第1実施例の第1図中と共通もしくは相当する 部分には共通の符号が付してある。

本 実施例のカセット 1 ではコピー製品の使用を 禁止するために、先述と同様のカセットの使用を 許可または禁止すべきか否かを識別するための情 報を記憶するメモリ 2 と、同メモリ 2 の記憶デー

タを暗号化するためのマイクロコンピュータ11 が設けられている。

ここでメモリ 2 の記憶データを暗号化するためにメモリ 2 に対するアクセスは記録装置本体 4 のマイクロコンピュータ 5 によって直接には行なわれず、カセット 1 のマイクロコンピュータ 1 1

を介して行なわれるものとする。マイクロコンに けっか 5 がメモリ 2 の データにアクセスス 5 がメモリ 2 の データは信号線 1 5 5 6 を介してカセット 1 のマイクロコンピュータ 1 1 はそのの ステータを変換して信号線 1 5 5 6 を介して アクセスが行なわれる。メモリ 2 に出力し、アクセスが行なわれる。メモリ 2 出力データ (シリアルデータ) は信号線 1 5 f を介してマイクロコンピュータ 5 に入力される。

なおここでメモリ 2 の出力 データのビット配列の順序はカセット 1 の製造ロット 毎に変更されるものとする。そのビット配列の情報のデータはアクセス開始直前に信号線 1 5 e を介してマイクロコンビュータ 5 に与えられるようになっている。

なお信号線 1 5 d を介してマイクロコンピュータ 5 、 1 1 間の制御信号のやり取りが行なわれる。 また信号線 1 5 a を介してマイクロコンピュータ 1 1 からメモリ 2 に制御信号が入力され読み出しが行なわれる。

なおマイクロコンピュータ11の行なうアドレスの変換方法としては、例えばメモリ13に変換テーブルを用意しておき同テーブルを用いて変換しても良いし、適当な演算により変換を行なっても良い。

すなわちまずマイクロコンピュータ 5 からの

ビット配列データの要求を待つ待機状態の第4図のステップS11においてビット配列データの要求があると、マイクロプロセッサ12はステップS12でビット配列データを出力する。ビット配列データはメモリ13に格納しておいても良いしメモリ2に格納しておいても良い。

つぎにステップS13のルーブにおいてメモリ 2にアクセスするためのマイクロコンピュータ5 からのアドレスデータの入力を待つ。そしてアド レスデータの入力があるとステップS14で前述 のようにテーブル変換あるいは適当な演算処理に よりアドレスデータを変換する。

つぎにステップ S 1 5 で変換したアドレスデータをメモリ 2 に出力するとともにメモリ 2 に制御信号を出力し、メモリ 2 からマイクロコンピュータ 5 に記憶データを出力させる。

つぎにステップS16でメモリ2の全記録データの出力が完了したか否かを調べ、完了していなければステップS13に戻り以下の処理を繰り返す。この繰り返しによりメモリ2の全記像データ

が順次マイクロコンピュータ 5 に出力される。全 データの出力が完了すると処理を移了する。

このようにしてメモリ2の暗号化された記憶データがマイクロコンピュータ5に入力され、マイクロコンピュータ5は第1実施例の場合と全く同様に暗号化データを復号し、そのデータ構成によりカセット製品がコピー製品か否かを判定し、その使用の許可または禁止を決定する。

以上のような本実施例によればカセットをコピーするものがカセット1のメモリ2と対象れたリコの内容を正確にコピーしない限り、記録れたデータの構成がでたらめなものとなり、メモリリスがであることができる。メモリリのであることができるにはそれなりのがよりのであるでである。とのできるによりの対象に対し、さらにそのできるになり、設定ロットは多大の費用を要することになり、より、には例の場合と同様にコピーを防止することができる。

なお以上の構成ではカセットをコピー製品であると判定した場合には記録動作を禁止し、カセットの使用を禁止するものとしたが、カセットをコピー製品と判定した場合の処理はこれに限るものではない。

#### [発明の効果]

 理を行なり制御手段を設けた構成を採用したので、装着されたカセットが模造品が否かを行った行気がに登録に登りたないの処理を行なるともに、模造品の作製に多大な受用がかかいといったというであるという優れた効果が得られる。

#### 4. 図面の簡単な説明

第1 図は本発明の第1 実施例による記録数 第1 図は本発明の第1 実施例による記録数 第1 図中のマイクロブロセッサ 6 の行なう記録数 作の 5 年の子派 は 2 図 は 第 3 図 は な 発明の第2 実施例による記録数 置の制御系の は 本発明の第2 実施例による記録数 置の制御系の は な を 示すブロック図、 第 4 図 は 第 3 図中のカセックの手順を示す流れ図である。

1 … インクリポンカセット

2, 7, 13 ... メモリ

3 ··· S / P 変換器 4 ··· 記録装置本体

5. 11 …マイクロコンピュータ


6. 1 2 ... マイクロプロセッサ

8 . 1 4 … インターフェース回路


9 … 表示器

特許出願人 キャノン株式会社 代理人 弁理士 加 藤 卓







記録装置制修序の70ック図 第1図



記録許可/榮止決定処理の流れ図 第2四





カセ小側デタ出力処理の流れ図 第4図